IBM rompe la barrera del nanómetro con un chip de nueva generación

La carrera por fabricar chips cada vez más pequeños acaba de dar un paso que parecía lejano. IBM presentó la primera tecnología de semiconductores sub-1 nanómetro del mundo, un desarrollo basado en una nueva arquitectura tridimensional de transistores de 0.7 nanómetros (7 ángstroms) que busca extender la evolución de los procesadores durante la próxima década.

Aunque la industria se ha enfrentado durante años a los límites físicos para seguir reduciendo el tamaño de los transistores, la empresa asegura haber encontrado una nueva ruta para incrementar la capacidad de procesamiento y la eficiencia energética mediante un diseño completamente distinto.

El nuevo chip concentra cerca de 100 mil millones de transistores en un circuito del tamaño de una uña, casi el doble de la densidad lograda con su tecnología de 2 nanómetros que dio a conocer en 2021.

Leer también: Cómo son y cuánto cuestan los nuevos Meta Glasses

Gracias a ello, los primeros resultados indican que podría ofrecer hasta 50% más rendimiento o incrementar en 70% la eficiencia energética, dos factores que serán determinantes para atender la creciente demanda de inteligencia artificial, servicios en la nube y dispositivos electrónicos de próxima generación.

Una nueva forma de construir chips

Más que reducir el tamaño de los componentes, IBM modificó la forma en que se organizan. En lugar de distribuir los transistores sobre una superficie plana, los investigadores de la compañía desarrollaron nanostack, una arquitectura tridimensional que los apila verticalmente, como si se construyera un rascacielos en vez de extender una ciudad.

"El más reciente avance de IBM marca un momento decisivo para la computación al llevar la tecnología más allá de la era de los nanómetros, hacia una escala cercana a la de los átomos. Con nuestra nueva arquitectura nanostack no solo estamos fabricando transistores más pequeños, sino reinventando la manera en que se construyen los chips para ofrecer mucha mayor potencia y eficiencia energética", afirmó en un comunicado Jay Gambetta, director de IBM Research e IBM Fellow.

Este diseño también permite utilizar distintos materiales en cada capa del chip para optimizar de manera independiente el desempeño y el consumo energético de los transistores.

Otro de los resultados relevantes es una reducción de 40% en la escala de la memoria SRAM (Memoria Estática de Acceso Aleatorio) , considerada el mayor salto registrado en aproximadamente una década para este componente.

Esta mejora permitirá aumentar el ancho de banda disponible para aplicaciones de inteligencia artificial, donde el acceso rápido a la memoria se ha convertido en uno de los principales retos tecnológicos.

Más allá del nanómetro

Aunque actualmente los llamados nodos de fabricación representan generaciones tecnológicas y no una medida física exacta, alcanzar una arquitectura lógica de 0.7 nanómetros inaugura la denominada era del ángstrom, una etapa en la que las dimensiones de los componentes comienzan a acercarse al tamaño de los átomos individuales.

Para IBM, este avance demuestra que el escalamiento de los semiconductores aún tiene margen de crecimiento. La compañía estima que la arquitectura nanostack permitirá mantener la innovación en chips durante al menos la próxima década y prevé que las primeras implementaciones comerciales de esta tecnología lleguen en aproximadamente cinco años.

"Esta innovación, única en la industria, continúa el legado de IBM en tecnologías de próxima generación y sienta las bases para la siguiente era de la computación", señaló Gambetta.

Leer también: LG lleva estadísticas deportivas en tiempo real a sus Smart TV

Recibe todos los viernes Hello Weekend, nuestro newsletter con lo último en gastronomía, viajes, tecnología, autos, moda y belleza. Suscríbete aquí:https://www.eluniversal.com.mx/newsletters